

# 2 ポール ローパス フィルタ データシート LPF2 V 2.5

Copyright © 2002-2011 Cypress Semiconductor Corporation. All Rights Reserved.


	PSoC <sup>®</sup> ブロック			API メモリ		
リソース	デジタル	アナログ CT	アナログ SC	フラッシュ	RAM	ピン(外付け I/O あたり)
CY8C29/27/26/25/24xxx, CY8C23x33, CY8CLED04/08/16, CY8CLED0CY8CTMG120, CY8CTMA120, CY8C28x45, CY8CPLC20, CY8CLED						
	0	0	2	120	0	1

このユーザ モジュールを使用した機能プロジェクトの実現例については、www.cypress.com/psocexampleprojects を参照してください。

# 特徴と概要

- ユーザ プログラマブル ゲイン
- 外部コンポーネントを伴わない減衰比とユーザ プログラマブルなコーナー周波数
- フィルタのコーナー周波数の安定性はクロック精度に直接依存します。
- 1.0 MHz までのサンプリング レートをフィルタします。

LPF2 ユーザ モジュールは、状態変数型、もしくはバイクアッドとも呼ばれるタイプの二次のローパスフィルタを実装します。コーナー周波数と減衰比は、クロック周波数の関数と、選択されたキャパシタ値の比率です。従来の全ポールフィルタ構成(バターワース、ベッセル、チェビシェフ)であれば、どのようなものでも適用できます。コーナー周波数は、サンプルレート クロックを制御することで、非常に正確に設定し、調整できます。4次以上の関数は、2つ以上のLPF2 ユーザモジュールをカスケード接続することにより、実装できます。



Cypress Semiconductor Corporation
Document Number: 001-66735 Rev. \*\*

198 Champion Court •

San Jose, CA 95134-1709

• 408-943-2600

Revised January 20, 2011



## 機能説明

2ポールローパスフィルタは、周波数領域では式1で表される周波数応答を持ちます。


**Equation 1** 

$$\frac{V_{\text{OUT}}}{V_{\text{IN}}} = \frac{G(\omega_n \omega_0)^2}{s^2 + s\omega_n \omega_0 d + (\omega_n \omega_0)^2}$$

式 1 では、d は領域比、 $\omega_0$  は自然周波数、 $\omega_n$  は正規化周波数です。すべての 2 ポールフィルタは、通過帯域外では、オクターブごとに 12 dB (1 つのポール当たり、オクターブごとに -6 dB) に近い減衰特性を持ちます。帯域内性能は、減衰比と自然周波数によって決定します。標準の Butterworth フィルタは単調な振幅性能を持ち、通過帯域での位相シフトは最も平坦です。減衰比が小さいフィルタ (Chebyshev) は、通過帯域内の振幅特性は平坦ですが、通過帯域内の位相シフトが非線形であり、リンギングが大きくなり ます。減衰比が大きいフィルタ (Bessel) は通過帯域内の位相シフトは線形で、オーバシュートが最小限のパルス応答特性を持ちますが、通過帯域に近い領域の減衰比は小さくなります。d と  $\omega_0$  の値は、どのフィルタ設計リファレンスでもすぐに使用できます。これらのフィルタの構成はすべて、スイッチド キャパシタ PSoC ブロックのキャパシタ比を調整することにより、実現できます。

バイクアッド フィルタの基本的な形は、制御されている DC および周波数依存のフィードバック パルスを持つ積分器のペアです。バイクアッドを理解するために、図 2 に示す標準 RC フォームを見てみましょう。

Figure 2. RC バイクアッドの回路図



典型的な RC バイクアッド ローパスフィルタは、3 つのオペアンプを使用します。RC バイクアッドの 伝達関数は、式 2 のとおりです。

Equation 2

$$\frac{V_{\text{OUT}}}{V_{\text{IN}}} = \frac{-\frac{R_2}{R_1} \frac{1}{R_2 R_3 C_A C_B}}{s^2 + s \frac{C_4}{R_3 C_A C_B} + \frac{1}{R_2 R_3 C_A C_B}}$$



PSoC スイッチド キャパシタの実装では、出力ブロックのゲインの極性を反転することで中心の反転オペアンプが不要になります。レジスタは、RC バイクアッドとスイッチド キャパシタ実装の回路図の比較で見られるように、スイッチド キャパシタに変換されます。

スイッチド キャパシタ回路は時間サンプルデバイスとしての性質を持つため、伝達関数は時間領域で作成します。ここで、 $z^{-1}$  は周波数領域 ( $s=j\omega$ ) ではなく、サンプル時間の時間遅延です。伝達関数は、双一次変換によって周波数領域に変換されます。伝達関数は、以下のように分解されます。

**Equation 3** 

$$\frac{V_{\text{OUT}}}{V_{\text{IN}}} = \frac{-\frac{C_1}{C_2} \frac{\left(1 - \left(\frac{s}{2f_\text{g}}\right)^2\right) {f_\text{g}}^2}{\left(\frac{C_\text{A}C_\text{B}}{C_2C_3} - \frac{1}{4} - \frac{1}{2}\frac{C_4}{C_2}\right)}}{s^2 + \frac{C_4}{C_2} \frac{s f_\text{g}}{\left(\frac{C_\text{A}C_\text{B}}{C_2C_3} - \frac{1}{4} - \frac{1}{2}\frac{C_4}{C_2}\right)} + \frac{f_\text{g}^2}{\left(\frac{C_\text{A}C_\text{B}}{C_2C_3} - \frac{1}{4} - \frac{1}{2}\frac{C_4}{C_2}\right)}}$$

式 3 を式 1 の標準形式で評価すると、ゲイン、G、コーナー周波数  $\omega n \omega 0$  、減衰比、d の設計式が得られます。

**Equation 4** 

$$G = -\frac{C_1}{C_2}$$

**Equation 5** 

$$\omega_{n} \omega_{0} = \frac{f_{s}(C_{2}C_{3})^{\frac{1}{2}}}{\left(C_{A}C_{B} - \frac{C_{2}C_{3}}{4} - \frac{C_{4}C_{3}}{2}\right)^{\frac{1}{2}}}$$

Equation 6

$$d = \frac{C_4 \left(\frac{C_3}{C_2}\right)^{\frac{1}{2}}}{\left(C_A C_B \frac{C_2 C_3}{4} - \frac{C_4 C_3}{2}\right)^{\frac{1}{2}}}$$

式 3 の分子には項  $^{1-(s/(2f_s))^2}$  が含まれます。この結果、信号周波数がナイキスト レートの半分に近づくと、フィルタの減衰特性が抑制されます (つまり、サンプリングレート fs)。サンプル レートを増加すると、フィルタの性能が式 1 の標準形に近づき、より滑らかな波形になります。



## 用途向けの出力設定

スイッチト キャパシタのブロック出力とバイアス設定は、フィルタのパフォーマンスを決定します。出力モードは、ユーザ モジュール API を使って選択されます。バイアスは、PSoC Designer のグローバルリソース ウィンドウで 「オペアンプ バイアス」パラメータを使って選択されます。出力およびバイアスの設定は、オペアンプ動作電流、さらにスルー レート (SR) を決定します。出力およびバイアスがともに「High(高)」に設定されている場合は、オペアンプ スルー レートは 4 V/μsec となります。出力とバイアスが 1 ステップ下がるごとに、これは半分になります。

信号を正しく伝達するのに必要なスルー レートは、ピーク電圧  $(V_{pk})$  と周波数 (F) に依存します。フィルタの出力信号は、クロックの 1/2 相の間に、古い値から新しい値に変わります。この結果、フィルタには、信号のスルー レートの 4 倍のオペアンプ スルー レートが必要になります。

**Equation 7** 

$$\text{SR} = 4 \times (2\pi V_{pk} F)$$


Vdd = 5.0 V の場合、レール - レール出力の最大動作周波数を、以下の表に示します。

出力、バイアス	kHz
P,B=H,H	64
P,B=H,L	32
P,B=M,H	16
P,B=M,L	8
P,B=L,H	4
P,B=L,L	2



この表で、P=出力、B=オペアンプ バイアス、L=低、H=高、M=中です。低い信号レベルでは、許容ピーク電圧は、以下のグラフに示されるようになります。

Figure 3. 低信号レベルでのピーク電圧



フィルタの出力は、内部信号です。オフチップで駆動される場合は、バッファされる必要があります。 バッファは、0.65 V/μsec のスルー レートを持ちます。バッファの動作周波数制限は、図 3 に示すよう になります。

#### フィルタ設計

フィルタ設計の目的は、通常、帯域外の信号のエイリアシングの最小化と元信号に対する忠実性のために、できるだけ高いサンプリング周波数 (f<sub>clk</sub>) を達成することです。その他のシステム要件 (例:共有クロック)によってサンプル レートが決まる場合もあります。キャパシタの値は、必要なサンプル レートを達成するためにカスタマイズできます。

LPF2 は、キャパシタの値を決定するために、次の 3 つの代替手段を提供します。まず、PSoC Designer は、2 ポール フィルタの手順を自動化するフィルタ設計ウィザードを提供しています。同じ手順は、表計算シート、LPF2 Design.xls で実装されます。この表計算シートは、PSoC Designer の [Help( ヘルプ )] メニューの [Documentation( 文書化 )…] 項目から開くことができます。2 ポールペア (4 次 ) フィルタ 向けの同様の手順が、別の Microsoft Excel 表計算シート、LPF4 Design.xls でも自動化されています。表計算シートでは、ウィザードによって課される設計上の制約を実験的に変更できます。設計プロセスで究極の実践制御を実現するには、手動で実行できる数値的手法が説明されている巻末の付録を参照してください。コーナー周波数が 1 kHz の Butterworth フィルタの場合、この手順がどのように機能するかを示す例も提供されています。

PSoC Designer 内蔵のフィルタ設計ウィザードを使用するには、まずアナログ アレイに LPF2 インスタンスを配置します。ユーザ モジュールを右クリックし、ポップアップ メニューから [Filter Design Wizard (フィルタ設計ウィザード)...] を選択します。この結果表示される図 3 のダイアログでは、伝達関数を設計するための単純で反復的な手順が説明されています。






Figure 4. LPF2 の [Filter Design Wizard (フィルタ設計ウィザード)] ダイアログ ボックス

ダイアログをスクロールダウンすると、マグニチュード特性の作図に使用される値を含む表が表示されます。この表の値は、さらにグラフを作成したり分析したりするために、表計算シートやその他のツールに切り取って貼り付けることができます。



# DC および AC の電気的特徴

以下の値は、初期の特性データを元に予測される性能を示しています。別途指定されている場合を除き、すべてのリミットは、 $T_J$  =+25C、 $V_{dd}$  = 5.0V、高出力 (High Power)、オペアンプ バイアス LOW、出力の基準はアナログ グラウンド =  $2*V_{BandGap}$  という条件で保証されます。

Table 1. 5.0V LPF2 DC 特性

パラメータ	標準値	制限	単位	条件および注意
DC オフセット電圧 <sup>1</sup>	18		mV	アナログ グラウンドが基準
DC ゲイン誤差 <sup>2</sup>	1.55		%	
動作電流				
低出力	290		μΑ	
中出力	1065		μΑ	
高出力	4015		μΑ	

Table 2. 5.0V LPF2 AC 特性

パラメータ	標準値	制限	単位	条件および注意
最大クロック周波数 <sup>3</sup>				
低出力		2	MHz	
中出力		4	MHz	
高出力		8	MHz	
コーナー周波数誤差	2.3		%	公称値からの偏差 <sup>2</sup>
減衰比誤差	1.85		%	
ノイズ <sup>4</sup>	2140		nV/√Hz	

以下の値は、初期の特性データを元に予測される性能を示しています。別途指定されている場合を除き、すべてのリミットは、TA = 25C、 $V_{dd}$  = 3.3 V、高出力 (High Power)、オペアンプ バイアス LOW、出力の基準はアナログ グラウンド =  $V_{dd}/2$  という条件で保証されます。

Table 3. 3.3V LPF2 DC 特性

パラメータ	標準値	制限	単位	条件および注意
DC オフセット電圧 <sup>1</sup>	14		mV	アナログ グラウンドが基準
DC ゲイン誤差 <sup>2</sup>	1.65		%	



	パラメータ	標準値	制限	単位	条件および注意
動作電流					
低出力		225		μΑ	
中出力		850		μΑ	
高出力		3275		μΑ	

Table 4. 3.3V LPF2 AC 特性

パラメータ	標準値	制限	単位	条件および注意
最大クロック周波数 <sup>3</sup>				
低出力		2	MHz	
中出力		4	MHz	
高出力		8	MHz	
コーナー周波数誤差	2.15		%	公称値からの偏差 <sup>2</sup>
減衰比誤差	1.9		%	
ノイズ <sup>4</sup>	1880		nV/√Hz	

#### 電気的特性に関する注意

- **1.** 代表的な DC オフセットは、Q = 3、5、および 15、C2 = 1  $\backsim$  16、C3 = 3、10、および 25 の 1 kHz フィルタを使用して検出しました。C1 と C4 は、フィルタ設計表計算シートを使用して検出しました。
- 2. 公称フィルタから決まる偏差値は、fcenter = 1 kHz Butterworth、ユニティ ゲイン、C1 = 1、C2 = 3、C3 = 31、C4 = 1、fclock = 20.3 kHz、Q = 10 です。
- 3. サンプル レートは、コラム クロック周波数の 1/4 です。
- **4.** 10 kHz フィルタを使用して 1 kHz で検出されるノイズ。

別途指定されている場合を除き、すべてのリミットは、 $T_J$  =-40C ~ +85C、 $V_{dd}$  = 5.0V±10%、高出力 (High Power)、オペアンプ バイアス LOW、出力の基準はアナログ グラウンド = 2\* $V_{BandGap}$  という条件 で保証されます。

Table 5. 5.0V LPF2 DC 特性

パラメータ	典型 <sup>1</sup>	限界 <sup>2</sup>	単位	条件 <sup>1</sup> および注意
オフセット電圧 <sup>5</sup>	42		mV	グラフ参照
DC ゲイン誤差	1.55		%	レファレンス設計 = 1.0 kHz Butterworth <sup>3</sup>



,	パラメータ	典型 <sup>1</sup>	限界 <sup>2</sup>	単位	条件 <sup>1</sup> および注意
動作電流					
低出力		250		μΑ	
中出力		560		μΑ	
高出力		1560	2000	μΑ	

Table 6. 5.0V LPF2 AC 特性

パラメータ	典型 1	限界 <sup>2</sup>	単位	条件および注意
コーナー周波数偏差		2.5	%	公称値からの偏差
減衰比偏差		2.6	%	公称値からの偏差
ノイズ		8.0	mV rms	
クロック周波数				
低出力		2.0	MHz	
中出力		4.0	MHz	
高出力		8.0	MHz	

別途指定されている場合を除き、すべてのリミットは、TA = -40C ~ +85C、 $V_{dd}$  = 3.0 ~ 3.6 V、高出力 (High Power)、オペアンプ バイアス LOW、出力の基準はアナログ グラウンド =  $V_{dd}/2$  という条件で保証 されます。

Table 7. 3.3V LPF2 DC 特性

パラメータ	典型 <sup>1</sup>	限界 <sup>2</sup>	単位	条件および注意
オフセット電圧 <sup>5</sup>	42		mV	グラフ参照
DC ゲイン誤差	1.65		%	レファレンス設計 = 1.0 kHz Butterworth <sup>3</sup>
動作電流				
低出力	200		μΑ	
中出力	500		μΑ	
高出力	1280	1800	μΑ	



#### Table 8. 3.3V LPF2 AC 特性

パラメータ	典型 <sup>1</sup>	限界 <sup>2</sup>	単位	条件および注意
コーナー周波数偏差 <sup>3</sup>		2.5	%	
減衰比偏差 3		2.6	%	
ノイズ		6.0	mV rms	
クロック周波数 <sup>4</sup>				
低出力		1.0	MHz	
中出力		2.0	MHz	
高出力		4.0	MHz	

## 電気的特性に関する注意

- 1. 典型値はパラメータ基準の +25C で測定された値です。
- 2. 制限は、テストまたは統計情報の分析によって保証されます。
- **3.** レファレンス設計 C1=1、C2=1、C3=2、C4=31、CA=32、CB=32、f(sample)=139.2 kHz、減衰比 = 1.392。
- **4.** クロック周波数は上記 3 のフィルタ用で、コーナー周波数がクロックに合わせてスケーリングされています。
- 5. 1kHz フィルタ、fclk=35 kHz、水平逆トポロジ、C1=C2=8、C3=16、C4=31、CA=CB=32。




#### 性能に関する注意

ゲイン誤差とフィルタの位相は、コーナー周波数の近隣でのみ重要です。その他の項目は、フィルタのキャパシタ値を考慮して選択することができます。C2、C3 比を調整すると、減衰比の分解能を上げることができます。CA または CB を 16 に設定すると、減衰比設定の分解能を上げることができますが、サンプルレートが可能な最大値より低下するという欠点があります。

サンプルレートを上げると、理想的でないポール位置の結果として、信号忠実性のゲインが伝達関数誤差を超えてしまう可能性があります。サンプリングレートを下げる (C1 と C2 を増加)と、減衰が低下してナイキストレートに近づくという効果があります。

Figure 5. フィルタ性能と過剰サンプリング率



フィルタ性能は、オペアンプの開放ループゲイン、絶対キャパシタ値、フィルタ配置の結果、標準形式 からいくらか逸脱します。100 kHz を超えるローパス フィルタは数学的に可能ですが、これらの選択肢 はオペアンプの性能限界によって不安定になります。中心周波数が 40 kHz より上のフィルタでは、 [Global Parameters( グローバル パラメータ)] ウィンドウで、ユーザ モジュールの出力を 「HIGHPOWER (高出力)」、オペアンプ バイアスを 「High (高)」に設定すべきです。場合によって は、一定のフィルタ特性で要件に適合するキャパシタ値は多数ありますが、各バリエーションでサンプ リングレートは異なります。一般に、キャパシタ値を上げると過剰サンプリングレート (公称値 -3dB 周波数)が下がります。最大の過剰サンプルレートと、もっともスムーズな出力波形を得るには、フィ ルタを設計スプレッドシート、設計ウィザード、設計式を使用した 「手による」算出結果の最低値 C2 から構成しなければなりません。例えば、Butterworth フィルタでは C2=1 と C4=31 を伴う場合、過剰 サンプルレートは 140 となります。C2=2 の設定では、過剰サンプルレートは 70 となります。すべての ケースで、選択されたサンプリングレートは最大値 1.00 MHz より小さくなければなりません (コラム クロック = 4.0 MHz)。高い周波数のフィルタの場合、この要件に適合するために過剰サンプルレートは 低くなければなりません。式 3 の分子は、2fs における 2 つの複素数ゼロを示します。サンプル周波数 が低下すると、これらのゼロの効果はさらに強化され、次の図に示すように、上帯域エッジでピークを 形成します。

内蔵スイッチトポロジでのチャージインジェクションによって、フィルタの DC 性能は制限されます。 この効果は、ランダムなコンポーネントと配置によって決定されるコンポーネントに影響を与えます。

Note フィルタを水平ブロックペアに配置すると、垂直ブロックペアに配置した場合より、DC オフセットが低下します。C2 (C1 および C3)の値を増加することでフィルタをスケーリングすると、DC オフセット誤差が低減されます。次の図は、C2 の値がオフセット誤差に影響を与える様子をグラフに示したものです。



C1、C2、C3 の値は、FPF2 ウィザードに入力される乗数です。これらの乗数は、デバイス データシートの「DC アナログ PSoC ブロック仕様書」の Csc の係数です。

Figure 6. PSoC デバイス (CY8C26xxx/25xxx を除く)のキャパシタ値 (C1/C2/C3)への一般的オフセット依存





Figure 7. (CY8C25xxx/26xxx のキャパシタ値 (C1/C2/C3)への一般的オフセット依存





# 配置


デバイス エディタは、論理 FLIN および FLOUT ブロックをデバイスのアナログ アレイの隣接するスイッチト キャパシタ PSoC ブロックのペアにマッピングします。アナログ PSoC ブロックからバイクアッド フィルタ回路を構成する方法はいくつかあります。各構成方法で LPF2 回路図を実装しますが、FLIN および FLOUT ブロック内で使用されるキャパシタと接続は異なります。それぞれ、結果として、異なるマッピングと I/O 結果を持つ異なる回路トポロジが生成されます。最も顕著な違いは、2 つの PSoC ブロックがアナログ アレイの行または列のどちらにあるかです。アレイ内にある他のブロックにどの接続を行うことかできるかも、このトポロジによって決まります。選択されたトポロジに関わらず、フィルタ入力は常に FLIN ブロックに接続し、出力は FLOUT ブロックから受けます。

LPF2 ユーザ モジュールのインスタンスが作成されるたびに、PSoC Designer は、回路トポロジの選択を助けるイラストとテキストを含むダイアログを表示します。選択内容は、選択バーのユーザ モジュール アイコンを右クリックするか、すでに配置済みの場合は、PSoC ブロックのいずれかを右クリックして、ポップアップ メニューから [Select User Module Options( ユーザ モジュール オプションを選択 )...]を選択して、いつでも簡単に変更できます。配置後にトポロジを変更すると、ユーザ モジュールを再びアナログアレイに配置しなければなりません。

# 極性および変調機能

入力スイッチト キャパシタ ブロックは、極性制御パラメータを持ちます。極性は、変調器を形成するブロックへの外部クロックによっても制御できます。変調器は、アプリケーションに対応して周波数を上下に調節するために使用したり、コンパレータと組み合わせて全波形検出器を形成したりできます。変調関数は、搬送率またはコンパレータの出力極性で、入力に +1 または -1 を掛けます。これで、キャリアおよび入力変数の合計とキャリアおよび周波数の差での信号を生成します。変調キャリアは、偶数の高調波エイリアスを最小限に抑えるため、50%のデューティサイクルを持つ必要があります。

ここでは、入力信号 40 kHz、4.0 kHz における 100% AM 変調の例を示します。入力はコンパレータと LPF2 に送信され、ゼロ交差機能を提供します。コンパレータの出力は、コンパレータ入力として選択 されます。全波形検知バージョンの信号 (表示のみを目的として別ブロックで生成)を、コンパレータ 波形の下に示します。ロー パス フィルタの出力を一番下に示します。検知した信号のピークツーピークレベルは生変調信号より 30% 低くなっていますが、これは、全波整流正弦波の平均レベルがピークレベルの sqrt(0.5) 倍であるためです。



Input 40 kHz, 100% AM@4.0 kHz

Comparator output


Full wave detected (unfiltered)


Full wave detected and Filtered



例のダウンシフトは、132 kHz の信号を使用しています。これは、120 kHz 正方波で変調され、12 kHz の差信号を生成します。同じサイズの信号が 252 kHz で生成されますが、これは、ロー パス フィルタでほとんどフィルタされます。フィルタなしの下変調された信号の例を、下図に示します。

Figure 9. フィルタなしの下変調された信号









4 kHz 帯域を持つ 14 kHz のカットオフ周波数で構成される LPF2 は、高調波とエイリアスを著しく排除するため、波長が下図のようになります。変調およびフィルタリングは、同じブロックで実行されます。エイリアスと残りの入力をさらに低減するには、LPF4 ユーザ モジュールを使用します。

Figure 10. LPF2 の波長





変調器信号は、適切なグローバル出力またはブロードキャスト バスを選択する、またはコンパレータを選択して全波検知器を形成することで、複数のデジタル ブロック源の 1 つから選択できます。



# パラメータおよびリソース

ロー パス フィルタを作成するには、デバイスエディタのアナログ アレイに LPF2 ユーザ モジュールのインスタンスを配置します。設計手順の選択肢かを使用してフィルタのキャパシタの値を決め、入力を接続して、アナログ バス接続およびクロック リソースを設定します。これらの各パラメータについて以下に説明します。

#### 入力

フィルタへの入力は、隣接する PSoC ブロックの出力によって駆動されます。入力は、デバイスエディタのユーザが選択します。

#### AnalogBus

ユーザ モジュールの FLOUT ブロックの出力は、隣接する PSoC ブロックに接続できます。その他のユーザ モジュールからこの出力に接続するには、デバイス エディタを使用します。FLOUT ブロックの出力は、AnalogOutBus\_x の選択内容(「x」はコラム番号)を使用して、アナログ コラム出力バスに接続できます。これにより、同じコラムのアナログ出力バッファに接続でき、同じコラムのその他のユーザ モジュールのアナログ出力バスのアクセスを防ぐことができます。すべての相互接続は、デバイス エディタを使用して構成します。

#### CompBus (コンパレータ バス)

FLOUT ブロックのコンパレータ出力は、デジタル PSoC ブロックの入力バスまたは割り込みに振り分けられます。いずれの接続でも、これらの CompBus パラメータは Enabled (有効) に設定します。

## キャパシタの値 C1、C2、C3、C4、CA、CB

これらの6つのコンデンサの値の比率によって、フィルタの周波数と位相応答が決まります。これらの名前は、LPF2 回路図に描かれているコンデンサを指します。CA および CB は、それぞれ 16または 32 の容量の値を取ります。C1〜 C4 は 0 から 31 の値を取ります (意味のある伝達関数にするには、ゼロより大きい値が必要です)。伝達関数は、自動または手動手順によって設計できます。内蔵設計ツールにアクセスするには、配置されているフィルタを右クリックして、ポップアップメニューから [Filter Design Wizard (フィルタ設計ウィザード)…] を選択します。設計については、「フィルタ設計」を参照してください。

#### Polarity (極性) (A 入力トポロジ フィルタのみ)

このパラメータによって、入力を基準とする出力の極性が決まります。出力は、[Inverting(反転)] を選択して入力信号を反転したり、[Non-inverting(反転なし]]を選択して同じ極性を維持したりす るように設定できます。このパラメータは、A 入力トポロジにのみ適用できます。

#### Sample Clock (サンプル クロック)

ローパス フィルタに必要なサンプル クロックは、「機能説明」の方程式を使用して計算します。他のユーザ モジュール パラメータと異なり、サンプル クロックは、[Global Resources (グローバル リソース)] の [Device Editors (デバイス エディタ)] リストの下にあるユーザ モジュール パラメータのリストには表示されません。特定のユーザ モジュールに固有の信号入力とは異なり、サンプル クロックは、各自アナログ コラム全体に提供されます。両 PSoC ブロックのサンプルレートクロックは同じでなければならず、ブロックの水平配置を選択した場合は、両方のコラム クロックを同じクロック ソースから駆動する必要があります。各コラム クロック発生器は入力を 4 分割し、ブロックの内部クロックである  $\varphi$ 1 と  $\varphi$ 2 を作成するため、クロック ソースは必要なフィルタサンプルクロックの 4 倍の速度になるはずです。

クロック ソースの選択肢には、デジタル PSoC ブロックとシステム クロック分周器が含まれます。システム クロック分周器を他の用途に使用する場合は、タイマ、カウンタ、およびパルス幅変調器 (PWM) ユーザ モジュールのすべてが適しています。



コラム クロックへのクロック ソースは、デバイス エディスプレイタのコラムごとに CLK マルチプレクサを使用して選択されます。システム クロックは、このマルチプレクサに直接入力されます。 PSoC ブロックは、クロック生成に使用する場合、ACLK0 および ACLK1 マルチプレクサを通して CLK マルチプレクサに接続します。

#### 変調器クロック

変調器は、入力ブロックの A 入力で極性制御を使用します (FLIN)。この機能は、トポロジ LPF2A と LPF2VA で利用できます。LPF2B および LPF2V トポロジは、極性制御を持たない入力ブロックの B 入力を使用するため、これらのトポロジでは利用できません。

8つのソース(オフを含む)を利用できます。

Table 9. 変調クロックのソース選択

パラメータ	注
なし	変調器クロックはオフ
GlobalOutEven_0	GlobalOutOdd_0 から変調器クロックを取得
GlobalOutEven_1	GlobalOutOdd_1 から変調器クロックを取得
Row_0_Broadcast	Row_0_Broadcast から変調器クロックを取得
ComparatorBus_0	ComparatorBus_0 から変調器クロックを取得
ComparatorBus_1	ComparatorBus_1 から変調器クロックを取得
ComparatorBus_2	ComparatorBus_2 から変調器クロックを取得
ComparatorBus_3	ComparatorBus_3 から変調器クロックを取得

全波検知器は一般に、LPF への信号入力を送信する PGA または BPF の出力を使用して構成されます。またコンパレータの出力は、変調器の入力を LPF に送信する BPF のコンパレータ出力です。



# Application Programming Interface (アプリケーション プログラミング インタフェース)

アプリケーション プログラミング インタフェース (API)ルーチンは、高レベルのモジュール処理を可能にするユーザ モジュールの一部を提供します。このセクションは、"include" ファイルによって記載される関連する定数と共に各機能に対するインターフェースを指定しています。

Note すべてのユーザ モジュール API の場合と同じように、API 関数を呼び出すことで A と X レジスタの値が変更されることがあります。関数の呼び出し後に A と X の値が必要になる場合は、必ず呼び出し前に A と X の値を保存してください。"registers are volatile"(レジスタは揮発性である)ポリシーは、効率的な理由から選択されて、PSoC Designer のバージョン 1.0 より有効となっています。C コンパイラは、自動的にこの条件で処理されています。アセンブラ言語のプログラマは、コードがこのポリシーを遵守していることも確認する必要があります。一部のユーザモジュール API 関数では A と X は変更されないこともありますが、将来も変更されないという保証はありません。

LPF2 ユーザ モジュールを初期化し、出力設定を変更し、ユーザ モジュールを無効にするためにエントリ ポイントが提供されています。

#### LPF2 Start

#### 説明:

このユーザ モジュールで必要なすべての初期化を実行し、スイッチト キャパシタ PSoC ブロックの出力レベルを設定します。

#### C プロトタイプ:

void LPF2 Start(BYTE bPowerSetting)

#### アセンブリ:

mov A, bPowerSetting lcall LPF2 Start

#### パラメータ:

bPowerSetting: 両方のアナログ PSoC ブロックに対する出力レベルを指定する1バイトです。以下のリセットおよび構成で、計測用アンプに割り当てられた PSoC ブロックは電力が遮断されています。C およびアセンブラで指定されている記号名と関連する値を以下の表に示します。

	記号名	値
LPF2_OFF		0
LPF2_LOWPOWER		1
LPF2_MEDPOWER		2
LPF2_HIGHPOWER		3

Note 適切な性能を実現するため、中心周波数が 40 kHz を超えるフィルタでは、(1) LPF2\_HIGHPOWER を使用し、(2) [Global Parameters(グローバル パラメータ)] ウィンドウで グローバル パラメータ 「Op-Amp Bias(オペアンプ バイアス)」を 「HIGH(高)」に設定しま す。

#### 戻り値:

なし



#### 特殊作用:

A および X レジスタがこの機能により変更される場合があります。

#### LPF2\_SetPower

#### 説明:

スイッチド キャパシタ PSoC ブロックの出力レベルを設定します。このルーチンは、ユーザ モジュール内のブロックをオフまたはオンにするために使用できます。

#### C プロトタイプ:

void LPF2 SetPower(BYTE bPowerSetting)

## アセンブリ:

mov A, bPowerSetting
lcall LPF2 SetPower

## パラメータ:

bPowerSetting: Start エントリ ポイントで使用した bPowerSetting と同じです。

#### 戻り値:

なし

#### 特殊作用:

A および X レジスタがこの機能により変更される場合があります。

#### LPF2 SetCA、SetCB

#### 説明:

ユーザ モジュール FLIN ブロック (CA) と FLOUT ブロック (CB) でフィードバック キャパシタの値を設定します。これにより、ローパス フィルタの伝達関数を動作中に変更できます。

#### C プロトタイプ:

void LPF2\_SetCA(BYTE FEEDBACK\_CONSTANT)
void LPF2\_SetCB(BYTE FEEDBACK\_CONSTANT)

#### アセンブリ:

mov A, FEEDBACK\_CONSTANT lcall LPF2 SetCA

; or, call LPF2 SetCB

#### パラメータ:

FEEDBACK\_CONSTANT: フィードバック キャパシタ CA または CB のサイズを指定する 1 バイトです(「LPF2 の回路図」を参照)。C およびアセンブリの include ファイルで指定されている記号名と関連する値を以下の表に示します。

	記号名	値
LPF2_FEEDBACK_16		0x00
LPF2_FEEDBACK_32		0x01



#### 戻り値:

なし

#### 特殊作用:

A および X レジスタがこの機能により変更される場合があります。

LPF2 SetC1、SetC2、SetC3、SetC4

#### 説明:

ユーザ モジュール内の特定のコンデンサの値を設定します。この API を使用すると、C1 を変更してゲインを調整したり、その他の値を調整してフィルタの伝達特性を変更することができます。

#### C プロトタイプ:

```
void LPF2_SetC1(BYTE bCapValue)
void LPF2_SetC2(BYTE bCapValue)
void LPF2_SetC3(BYTE bCapValue)
void LPF2_SetC4(BYTE bCapValue)
```

#### アセンブリ:

```
mov A, bCapValue
lcall LPF2 SetC1
```

; or, call LPF2 SetC2 (or SetC3 or SetC4)

#### パラメータ:

上限値:C1、C2、C3、およひ ゛C4 向けの 1 〜 31 の整数値 (「LPF2 の回路図」を参照 )。この範囲以外の値は 32 を法として切り捨てられます。

#### 戻り値:

なし

#### 特殊作用:

A および X レジスタがこの機能により変更される場合があります。

LPF2\_SetPolarity (A 入力トポロジ フィルタのみ )

#### 説明:

FLIN の入力信号を反転するかどうかを選択して、出力信号の極性を設定します。これにより、動作中にローパスフィルタの出力極性を変更できます。この関数は、A 入力トポロジ フィルタだけに適用されます。

#### C プロトタイプ:

void LPF2 SetPolarity(BYTE FEEDBACK CONSTANT)

#### アセンブリ:

```
mov A, FEEDBACK_CONSTANT
lcall LPF2_SetPolarity
```

#### パラメータ:

POLARITY\_CONSTANT: 反転するかどうかを指定する 1 バイトです。C およびアセンブリの include ファイルで指定されている記号名と関連する値を以下の表に示します。



記号名	値
LPF2_POLARITY_INVERTING	0x00
LPF2_POLARITY_NON_INVERTING	0x01

戻り値:

なし

特殊作用:

A および X レジスタがこの機能により変更される場合があります。

LPF2\_Stop

説明:

ユーザ モジュールの電源を切ります。

C プロトタイプ:

void LPF2\_Stop(void)

アセンブリ:

lcall LPF2\_Stop

パラメータ:

なし

戻り値:

なし

特殊作用:

A および X レジスタがこの機能により変更される場合があります。



# ファームウェア ソースコードの例

C では、ローパス フィルタの使用は、Start API を使用して動作を開始し、動作終了時に Stop API を呼 び出すのと同じくらい簡単です。

フィルタ伝達関数は動作中に設定および変更できます。分周器が 304 の 24 MHz のクロック ソースから アナログ コラム クロックが駆動されるとすると、以下のコードにより、中心周波数が 1000 Hz、Q が 10 のフィルタが作成され、このフィルタが開始されます。この同じコードが、選択したトポロジやアナログ PSoC ブロック アレイ内の配置位置にかかわらず使用されます。

```
LPF2_SetC1( 1 );
LPF2_SetC2( 10 );
LPF2_SetC3( 10 );
LPF2_SetC4( 3 );
LPF2_SetCA( LPF2_FEEDBACK_32 );
LPF2_SetCB( LPF2_FEEDBACK_32 );
LPF2_SetPolarity( LPF2_POLARITY_INVERTING );
LPF2_Start(LPF2_HIGHPOWER);
```

# 同等のアセンブリ言語コードを以下に示します。

```
include "LPF2.inc"
```

```
A, 1
mov
lcall LPF2_SetC1
mov A, 10
lcall LPF2 SetC2
mov A, 10
lcall LPF2 SetC3
mov A, 3
lcall LPF2 SetC4
mov A, LPF2_FEEDBACK_32
lcall LPF2 SetCA
mov A, LPF2 FEEDBACK 32
lcall LPF2 SetCB
mov A, LPF2_POLARITY_INVERTING
lcall LPF2 SetPolarity
mov A, LPF2 HIGHPOWER
lcall LPF2 Start
```

Note この計画方程式は、ゲインは C1 の値に比例するが、コーナー周波数と減衰 (Q) はこれに依存しないことを示しています。伝達関数を選択すると、LPF2\_SetC1 関数を使用して、プログラマブル ゲイン制御を実装できます。



# 設定レジスタ

LPF2 ユーザ モジュールのトポロジと配置によって、使用されるアナログ スイッチド キャパシタ PSoC ブロックの構成レジスタにおけるビットの半分が決定します。これらのうち、配置位置から独立しているビットは、レジスタ表に固定値で示されています。可変ビットフィールドのうち殆どは、入力と伝達 関数設計の選択によって決定します。レジスタ定義で使用される可変ビットフィールドの定義は、本セクションの末尾に説明されています。

## 水平 A 入力トポロジ

Table 10. ブロック FLIN: レジスタ CR0

Table To.	, m , , , L		0.10					
ビット	7	6	5	4	3	2	1	0
CR0	CA	0	Polarity ( 極性)	C1				
CR1	入力			C2				
CR2	0	0	0	0	0	0	0	0
CR3	0	0	1	0	Feedback (ック)	フィードバ	電源	

Table 11. ブロック FLOUT: レジスタ CR0

ビット	7	6	5	4	3	2	1	0
CR0	СВ	0	0	C3				
CR1	FBIN			0	0	0	0	0
CR2	AnalogBus	CompBus ( コンパレー タ <i>バ</i> ス)	0	C4				
CR3	0	0	1	0	0	1	電源	



# 水平 B 入力トポロジ

Table 12. ブロッ	'ク	FLIN
---------------	----	------

1 4510 12.	, , , , , , , , , , , , , , , , , , , ,							
ビット	7	6	5	4	3	2	1	0
CR0	CA	0	1	C2				
CR1	Feedback (	フィードバッ	ク)	C1				
CR2	0	0	0	0	0	0	0	0
CR3	0	0	1	0	入力		電源	

## Table 13. ブロック FLOUT

Table 15.	7 1 7 7 1 1 1	, , ,						
ビット	7	6	5	4	3	2	1	0
CR0	СВ	0	0	C3				
CR1	FBIN			0	0	0	0	1
CR2	AnalogBus	CompBus ( コンパレー タ バス )	0	C4				
CR3	0	0	1	0	0	1	電源	

# 垂直 A 入力トポロジ

Table 14. ブロック FLIN

ビット	7	6	5	4	3	2	1	0
CR0	CA	0	Polarity ( 極性)	C1				
CR1	入力			C2				
CR2	0	0	0	C4				
CR3	0	0	1	0	Feedback (ック)	フィードバ	電源	



Table 15.	ブロック	
Table 15.	ノロッソ	FLUUI

ビット	7	6	5	4	3	2	1	0
CR0	СВ	0	0	C3				
CR1	FBIN			0	0	0	0	1
CR2	AnalogBus	CompBus ( コンパレー タ バス )	0	0	0	0	0	0
CR3	0	0	1	0	0	1	電源	

# 垂直 B 入力トポロジ

Table 16. ブロック FLIN

Table 16. JUDY FLIN										
ビット	7	6	5	4	3	2	1	0		
CR0	CA	0	1	C2						
CR1	Feedback (フィードバック)			C1						
CR2	0	0	0	C4						
CR3	0	0	1	0	入力		電源			

Table 17. ブロック FLOUT

Table 11: 7 A 7 T E 6 6 1										
ビット	7	6	5	4	3	2	1	0		
CR0	СВ	0	0	C3						
CR1	FBIN			0	0	0	0	1		
CR2	AnalogBus	CompBus ( コンパレー タ バス )	0	0	0	0	0	0		
CR3	0	0	1	0	0	1	電源			



## 可変ビットフィールドの定義

以下の定義は、前述のすべてのレジスタ定義に当てはまります。

**CA** および **CB** は、FLIN および FLOUT フィールド キャパシタにそれぞれ 16 または 32 単位を設定します(「LPF2 の回路図」を参照)。CA および CB はデバイス エディタで直接設定するか、フィルタ設計ウィザードを使用して間接的に設定します。

C1、C2、C3、、C4 は、「LPF2 のブロック ダイアグラム」に示されているキャパシタに 1 〜 32 の整数値を設定します。これらの値は、CA および CB キャパシタと同じように、デバイス エディタで直接設定するか、フィルタ設計ウィザードを使用して間接的に設定します。

入力は、LPF2 ユーザ モジュールで条件付けられる入力信号を選択するマルチプレクサを制御します。 ユーザ モジュールの 「入力」パラメータは、このビットフィールドの値を決定します。Input パラメー タの値は、デバイス エディタを使用して手動で設定します。このビットフィールドが取る値は、場合に よって、FLIN および FLOUT ブロック間の C4 接続を適切に保証するために、制限される場合もありま す。

AnalogBus を使用すると、フィルタの出力をアナログ バスに接続できます。このビットフィールドの値は、ユーザ モジュールの 「AnalogBus」パラメータによって決まります。AnalogBus パラメータの値は、デバイス エディタを使用して手動で設定します。

CompBus を使用すると、フィルタの出力をコンパレータ バスに接続できます。このビットフィールドの値は、ユーザ モジュールの 「CompBus」パラメータによって決まります。CompBus パラメータの値は、デバイス エディタを使用して手動で設定します。

Feedback は、デバイス エディタでの LPF2 ユーザ モジュールの配置によって自動的に決まる C2 フィードバック接続です。場合によって、このビットフィールドは、FLIN および FLOUT ブロック間に C4 接続を確立することもあります。

FBIN は、デバイス エディタでの LPF2 ユーザ モジュールの配置によって自動的に決まる FLIN 出力から FLOUT 入力への接続です。

Polarity は、フィルタの出力を反転するかどうかを制御します。このビットは、デバイス エディタを使用して直接設定できます。このオプションは、A 入力トポロジフィルタでのみ利用可能です。

**Power** は、PSoC ブロックのオン / オフ状態とバイアス電流設定を制御します。このパラメータは、最初にユーザ モジュール API 関数 LPF2\_Start を呼び出して設定し、関数 LPF2\_SetPower および LPF2 Stop. を呼び出して変更できます。



# 付録:LPF2用の数値フィルタ設計

この付録では、設計ウィザードとスプレッドシートで実行されている設計手順を詳細に説明します。必要な値は簡単に計算できます (概略)。 1次近似では、設計式は次のように簡略化されます。

Equation 8

$$G = -\frac{C_1}{C_2}$$

**Equation 9** 

$$\omega_{\text{n}}\omega_{0} = f_{\text{clk}} \frac{\sqrt{C_{2}C_{3}}}{\sqrt{C_{\text{A}}C_{\text{B}}}}$$

**Equation 10** 

$$d = \frac{C_4}{\sqrt{C_A C_B}} \sqrt{\frac{C_3}{C_2}}$$

これらの式は、キャパシタの比率の1次相互作用をより明確に示しています。

クロック周波数 fclk は、式 8 を再整理することにより計算されます。

**Equation 11** 

$$f_{clk} = \omega_n \omega_0 \frac{\sqrt{C_A C_B}}{\sqrt{C_2 C_3}} = 2\pi 10^3 \cdot 1 \cdot \frac{\sqrt{32 \cdot 32}}{\sqrt{2}} = 142.17 \text{ kHz}$$

# 2ポールの設計手順

設計手順の目的は、最高の忠実性と最低のエイリアシングを得るために、可能なかぎり高い f<sub>clk</sub> を実現 することです。

- 1. CAと CBを 32に設定します。
- 2. C2 を最低整数値 1 に設定します。
- 3. C4 の初期値を最大値 31 に設定します。
- 4. 次の式の C3 に当てはまる最小値を計算します。  $C_3 \ge d^2 C_2 \frac{\sqrt{C_A C_B}}{C_4}$
- 5. C4 を  $C_4 = d\sqrt{C_A C_B}\sqrt{C_2/C_3}$  から変更し、最も近い整数に四捨五入します。
- 6. 必要なゲインを使用して、ゲイン (式4)の C1 の値を計算します。
- 7. 式 10 から f<sub>clk</sub> を計算します。
- 8. アナログコラムクロックを 4 倍 fclk に設定します。PSoC Designer で使用可能な選択肢からアナログコラム クロック リソース、f<sub>sysclk</sub> を選択します。クロック選択の詳細については、このデータシートのサンプルクロック セクションを参照してください。
- $n=int\Big(rac{f_{ extsf{sysclk}}}{4f_{ extsf{clk}}}+0.5\Big)$ 9. 最も近い整数に四捨五入して、分周器を計算します。
- 10. 選択したシステム クロック リソースを 4n で割って、実際のクロック周波数を取得します。



- **11.** 式 6 と式 5 から、減衰比 d、自然周波数  $\omega_0$  を計算します。結果を期待値と比較します。これにより適切な起点が与えられ、d と  $\omega_0$  の両方に必要値から -2 ~ -10% の誤差が生じます。
- **12.** C2、C3、C4 の値を調整して、d と ω<sub>0 の必要値を実現します</sub> (式 5 と式 6 を使用)。通常、C4 を低減していき、d の要件に合わせます。
- 13. システムクロックの周波数を再計算し、更新されたキャパシタ値を用いて  $\omega_0$  要件に適合させます。

この手順を用いると、LPF2 のキャパシタにだいたい適切な値が得られます。より正確な計算は、設計式 4、5、6 に基づいて行われますが、2 ポールフィルタでは開発スプレッドシート LPF2 設計を、4 ポールフィルタでは開発スプレッドシート LPF4 設計を用います。これらのスプレッドシートについては、PSoC デザイナ資料のリストを参照してください。LPF2 設計は、デバイス エディタでユーザ モジュールを右クリックしてアクセスできるフィルタウィザードで実行します。フィルタ最適化の後、キャパシタ値とクロック周波数約数の係数を PSoC デザイナのユーザ モジュールに入力できます。

#### 2ポールの例

この設計例では、f-3dB は 1.0 kHz に設定されています。Butterworth フィルタでは、正常化されたコーナー周波数  $\omega_0$  は 1.0 で、減衰比 d は 1.414 です。フィルタは最大過剰サンプルレートに適合するように設計されています。

設計手順の次は各数値が示されます。

- 1. CA, CB = 32
- **2**. C2 = 1
- 3. C4 = 31
- 4. C3 を計算した結果は非常に 2 に近い
- 5. C4 は変化なし
- 6. C1 = 1

$$f_{clk} = \omega_n \omega_0 \frac{\sqrt{C_A C_B}}{\sqrt{C_2 C_3}} = 2\pi 10^3 \cdot 1 \cdot \frac{\sqrt{32 \cdot 32}}{\sqrt{2}} = 142.17 \text{ kHz}$$

- 8. アナログコラムのクロック = 568.69 kHz
- 9. n = 42 (24V1、24V2 クロックまたはタイマ、カウンタ PSoC ブロックから)
- **10.** fclk = 142.857 kHz

$$d = \frac{C_4 \left(\frac{C_3}{C_2}\right)^{\frac{1}{2}}}{\left(C_A C_B + \frac{C_2 C_3}{4} + \frac{C_4 C_3}{2}\right)^{\frac{1}{2}}} = \frac{31\sqrt{2}}{\left(32 \cdot 32 - \frac{2}{4} - \frac{31 \cdot 2}{2}\right)^{\frac{1}{2}}} = 1.392$$

$$\omega_{\text{n}} \omega_{0} = \frac{f_{\text{S}}(C_{2}C_{3})^{\frac{1}{2}}}{\left(C_{\text{A}}C_{\text{B}} - \frac{C_{2}C_{3}}{4} - \frac{C_{4}C_{3}}{2}\right)^{\frac{1}{2}}} = \frac{142.857 \text{ kHz } \sqrt{2}}{\left(32 \cdot 32 - \frac{2}{4} - \frac{31 \cdot 2}{2}\right)^{\frac{1}{2}}}$$

f-3dB = 1.020 kHz および  $\omega_0$  = 1.00 または

f-3dB = 1.000 kHz および  $\omega_0$  = 1.02



- 11. 減衰比の誤差 1.6% とコーナー周波数の誤差 2% は、多くのアプリケーションにとって十分です。
- **12.** この性能は改善できます。f-3dB は、24 MHz を 42 で割るシステムクロックの分子を設定するのではなく、85 で割る設定のタイマやカウンタのユーザ モジュールに 48 MHz 入力を使用することにより、期待値に近くなるように調整できます。これにより、f-3dB が 1.008 kHz となります。

Document Number: 001-66735 Rev. \*\*

Revised January 20, 2011

Page 29 of 29

Copyright © 2002-2011 Cypress Semiconductor Corporation. The information contained herein is subject to change without notice. Cypress Semiconductor Corporation assumes no responsibility for the use of any circuitry other than circuitry embodied in a Cypress product. Nor does it convey or imply any license under patent or other rights. Cypress products are not warranted nor intended to be used for medical, life support, life saving, critical control or safety applications, unless pursuant to an express written agreement with Cypress. Furthermore, Cypress does not authorize its products for use as critical components in life-support systems where a malfunction or failure may reasonably be expected to result in significant injury to the user. The inclusion of Cypress products in life-support systems application implies that the manufacturer assumes all risk of such use and in doing so indemnifies Cypress against all charges.

PSoC Designer ™ and Programmable System-on-Chip ™ are trademarks and PSoC® is a registered trademark of Cypress Semiconductor Corp. All other trademarks or registered trademarks referenced herein are property of the respective corporations.

Any Source Code (software and/or firmware) is owned by Cypress Semiconductor Corporation (Cypress) and is protected by and subject to worldwide patent protection (United States and foreign), United States copyright laws and international treaty provisions. Cypress hereby grants to licensee a personal, non-exclusive, non-transferable license to copy, use, modify, create derivative works of, and compile the Cypress Source Code and derivative works for the sole purpose of creating custom software and or firmware in support of licensee product to be used only in conjunction with a Cypress integrated circuit as specified in the applicable agreement. Any reproduction, modification, translation, compilation, or representation of this Source Code except as specified above is prohibited without the express written permission of Cypress.

Disclaimer: CYPRESS MAKES NO WARRANTY OF ANY KIND, EXPRESS OR IMPLIED, WITH REGARD TO THIS MATERIAL, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE. Cypress reserves the right to make changes without further notice to the materials described herein. Cypress does not assume any liability arising out of the application or use of any product or circuit described herein. Cypress does not authorize its products for use as critical components in life-support systems where a malfunction or failure may reasonably be expected to result in significant injury to the user. The inclusion of Cypress' product in a life-support systems application implies that the manufacturer assumes all risk of such use and in doing so indemnifies Cypress against all charges.

Use may be limited by and subject to the applicable Cypress software license agreement